This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03626240

10.

Image available

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

03-289140 [JP 3289140 A]

PUBLISHED:

December 19, 1991 (19911219)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-090708 [JP 9090708]

FILED:

April 05, 1990 (19900405)

INTL CLASS:

[5] H01L-021/336; H01L-021/20; H01L-021/84; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors)

JOURNAL:

Section: E, Section No. 1182, Vol. 16, No. 120, Pg. 82, March

26, 1992 (19920326)

ABSTRACT

PURPOSE: To elevate reliability by growing an amorphous semiconductor thin film on an insulating substrate, and continuously heat-treating the amorphous semiconductor thin film without taking it out in the air so as to subject it to solid growth, and forming a gate oxide film in succession without taking it out in the air.

CONSTITUTION: An a-Si film 1-2 is stacked on an amorphous insulating substrate 1-1, and then reaction gas is exhausted and the inside of the chamber is vacuumized. Subsequently, a substrate holder 2-3 is heated gradually so as to subject an a-Si: H film 1-2 to solid growth. Subsequently, the inside of the chamber is vacuumized again, and oxygen gas is introduced, whereby oxygen plasma is generated to form a thin oxide film 1-4 at the surface of a solid growth Si film 1-3. Next, the oxide film 1-4 is patterned, and the solid growth Si film is etched into an island shape, and an oxide film 1-5 is deposited. Subsequently, after formation of a gate electrode 1-6, impurities are implanted to form a source region 1-7 and a drain region 1-8. Subsequently, after stacking of a layer insulating film 1-10, a source electrode 1-11 and a drain electrode 1-12 are formed. Hereby, the interface order density of the interface decreases, and a highly reliable element can be obtained.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008917860

Image available

WPI Acc No: 1992-045129/199206

XRAM Acc No: C92-020053 XRPX Acc No: N92-034229

Mfr. of film semiconductor device - by annealing amorphous silicon hydroxide deposit on wafer, and oxidising obtd. film surface to form gate

insulator NoAbstract Dwg 1/3

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3289140 A 19911219 JP 9090708 A 19900405 199206 B

Priority Applications (No Type Date): JP 9090708 A 19900405

Title Terms: MANUFACTURE; FILM; SEMICONDUCTOR; DEVICE; ANNEAL; AMORPHOUS; SILICON; HYDROXIDE; DEPOSIT; WAFER; OXIDATION; OBTAIN;

FILM; SURFACE; FORM; GATE; INSULATE; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

⑲ 日本国特許庁(JP)

①特許出願公開

母 公 開 特 許 公 報 (A) 平3-289140

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)12月19日

H 01 L 21/336 21/20 21/84

7739-4M 7739-4M

1755 4191

9056-4M H 01 L 29/78

311 Y

審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

薄膜半導体装置の製造方法

②特 願 平2-90708

②出 類 平2(1990)4月5日

20発 明 者

竹 中

敏

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 願 人

セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代理 人

弁理士 鈴木 喜三郎

外1名

明報書

1. 発明の名称

薄膜半導体装置の製造方法

2. 特許請求の範囲

(1) 絶縁基板上に非晶質半導体薄膜を成膜し、 該非晶質半導体薄膜を大気中に取り出すことなく 連続して熱処理することにより個相成長させ、 さ らに大気中に取り出すことなく連続でゲート酸化 膜を形成する工程を少なくとも含むことを特徴と する薄膜半導体装置の製造方法。

(2) 特許請求の範囲第1項記載の海膜半導体 装置の製造方法において、 ブラズマCVD装置の チェンパー内に絶難基板を設置しモノシラン (SizHz) あるいはジシラン (SizHz) あるいは リシラン (SizHz) を少なくとも含む混合がス を導入し、 グロー放電分解により & 一 Siz 日 (水 索 化非晶質シリコン) 膜を堆積する 工程と、 そ の 使の記載合がスを排気した後 前記チェンパー度 を大気圧に戻すことなく真空のまま、 もしくな 素がスあるいはヘリウムガスあるいはアルゴン ス等の不活性ガスに置換し、 6000で~700でに徐々に昇進して前記α-Si: H膜を固相成長させて固相成長Si膜を形成させる工程と、 続いて前記不活性ガスを排気した後、 前記チェンバー内に散棄ガスを導入しグロー放電することにより前記固相成長Si膜表面を軟化させてゲート酸化膜を形成する工程を、 上記の順序で連続して行なう工程を少なくとも含むことを特徴とする毎膜半導体装置の製造方法。

3. 発明の詳細な説明

[虞祭上の利用分野]

本兒明は、容勝半導体装置の製造方法に関わり、特に、大粒径Si庚の形成方法、及び絶縁ゲート型電界効果トランジスタあるいはTFT(Thin Fi1m Transistor)のゲート絶縁膜の形成方法に関する。

[従来の技術]

非晶質絶縁基板あるいは非晶質絶縁展上に、 結晶方位の揃った結晶粒径の大きな多結晶シリコン 種類、 あるいは単結晶シリコン種膜を形成する方

性は、SOI(Silicon On Insu 1atoェ)技術として知られている。 {参考文 献 SOI 造形成技術、直葉図書 }。 大きく 分類すると、 再結晶化法、 エピタキシャル法、 絶 磐層種の込み技、 貼り合わせ法という方法がある。 再結晶化法は、 レーザーアニールあるいは電子ビ - ムアニールによりシリコンを搭融等箱品化させ る方法と、溶脱する温度までは昇温させずに固相 成長させる藺相成長法の2つに分類される。 比較 的低温で再結晶化できるという点で固相成長法が 優れている。 550℃の低温熱処理にもかかわら ずシリコン薄膜の結晶粒が成長したという結果も 報告されている。 {参考文献 IEEE Ele ctron Device Letters, v ol. EDL-8, No. 8, p361, Aug ust 1987}。 さちに近年 SOIある いは、三次元ICや、 大型液晶表示パネルや、 高 速で高解像度の密着型イメージセンサ等へのニー ズが高まるにつれて、 低温で良質のゲート絶縁膜 を形成する技術が重要となってきた。 熱酸化法は、

900~1200で程度の高温プロセスであるため、 (1) 安価なガラス基板上に素子を形成できない。 (2) 不統 の横盆散 (3) 三次元10では下層部の素子に悪影響(不純物の鉱飲など)を与える(4) Polynsionを度が大きい等の問題がある。 現在 CVD法や、 光CVD法や、 プラズマCVD法などでケート数化膜を形成する技術が検討されている。

[発明が解決しようとする課題]

しかしながら、従来の固相成長法では、非晶質シリコン膜を堆積させた後、一旦大気中に取り出してから厚相成長工程にはいっていた。 従って非晶質シリコン膜表面には結晶成長の妨げとなる酸素やその他の不純物が吸着しており充分に結晶成長していなかった。

また、 従来のゲート 酸化 販形成方法では、 やは り シリコン 顕表面が一旦大気にさらされるので、 従来プロセスで形成された 界面にはコンタミネー ションが付着し、 界面準位密度の大きな界面とな

ってしまい、TFTを作成した場合には、ON電 流が少なく、サブシュレシュホルド領域の立ち上 がりが鈍い。

本発明は、この様な問題点を解決し、結晶教徒の大きなシリコン観を簡単な固相成長法によって形成し、さらに昇面準位密度の小さな酸化調料面を作成して非常に優れた特性を有するTPTを実現することを目的としている。

[課題を解決するための手段]

本発明の舞膜半導体製量の製造方法は、(1) 絶縁基板上に非晶質半導体薄膜を成膜し、数非 最質半導体薄膜を大気中に取り出すことなく違統 して無処理することにより固相成長させ、さらに 大気中に取り出すことなく連続でゲート酸化質を 形成する工程を少なくとも含むことを特徴とする。 (2) 特許需求の範囲第1項記載の薄単導体 強性の製造方法において、ブラズマCVD装置の チェンパー内に基板を設置しモノシラン(SizH。)あるいはジシラン(SizH。)あるいなトリシ ラン(SizH。)を少なくとも含む混合ガスを導 入し、グロー放電分解によりa-Si: H(水素化非晶質シリコン)膜を堆積する工程と、その後前記を排気した後前記チェンバー内を大気に設定すことなり立める。いはアルゴンガスあるいはアルゴンガスがある。 ちゅうかん はない はい カース はい はい カース はい はい アルゴンガス がい ない はい カース はい はい アルゴンガス がい ない はい アルゴンガス がい ない はい で で で はい で で で はい で で い で い で で い で で い で で い で で い で で い で で い で で い で で い で い で で い で い で い で で い

[実施例]

第1図(a)に於て、1-1は非晶質絶縁基板である。石灰基板あるいはガラス基板などが用いられる。 SiOz で覆われたSi基板を用いることもある。石灰基板あるいはSiOz で覆われたSi基板を用いる場合は1200での高温プロセスにも耐えることができるが、ガラス基板を用い

る場合は軟化温度が低いためた約600℃以下 低温プロセスに創設される。また、ガラス単仮は、 酸化製あるいは窒化調でコーティングして基位から の不純物のしみだしを防止して用いられることも ある。はじめに非異質絶縁基板1~1上にa~S 1 展 1 - 2 を堆積させる。 該 a - S 1 護 1 - 2 は 一様で、 数小な結晶子は含まれておらず結晶成長 の核が全く存在しないことが望ましい。 堆積方法 としてはEB(Electron Beam) 基 看法やスパッタ法やCVD法や光CVD法やプラ ズマCVD法がある。 プラズマCVD法は、 光起 写力素子や、フォトダイオードや、 唇光ドラムな とも作製する場合によく用いられる方法である。 a-Si: H膜を堆覆させるには、 シランガス (SiHa)をヘリウムガス(H。)あるいは水煮ガ ス(H2)で適した油度に希釈し、高層設定圧を印 加して、分解堆積させる。プラズマCVD法の場 合は、基板温度が500℃以下でも成膜できる。 前記シランガスの代わりにジシランガスあるいは トリシランガスを用いると、さらに低い五板温度

でも成款することが可能となる。また、デポ直前に水業プラズマあるいはアルゴンプラズマ処理を行えば、基板表面の清浄化と成蹊を連続的に行うことができる。第2回にプラズマCVD装置のチェンパーの断面模式図を示す。2-1はチェンパー、2-2は高度放電源、2-3は基板ホルダー、2-4は基板を示している。

a-S1: 出版の成膜が終わったら、成膜にもちいたシランなどの反応がスを排気し、チェンパー内を真空に引く。 このときの到達真空度は少なくとも1×10⁻¹T orr以下であることが頷ましい。

つづいて、チェンパー内の基板ホルダー2-3を徐々に加熱して、前記a-Si: HH 1-2を固相成長させる。このときの加熱温度は600℃または700℃を上限とする。この様な低温アニールでは選択的に、結晶成長の活性化エネルギーの小さな結晶方位を持つ結晶粒のみが成長し、しかもゆっくりと大きく成長する。第1図(b)において1-3は固相成長Si膜を示している。ま

を第2回の2~1で示した前記チェンパー内は宣素ガスやヘリウムガスやアルゴンガス等の不活性ガス雰囲気でもよい。 a~S1: 丹原からの水素放出が急激にならないように昇温速度マ・・・はなる、はない。 固相成長許了後、降温速度マ・・・・はりも小さいの発温力・ブを切りために450で担底、水素の放出を徐々に行なうために450で担底の進度でしばらくの時間保持してアニールしてもよい。その昇温カーブを第3回(b)に示す。

とし、 基板器度は 登温から 500 で程度とする。 200 で程度でも充分である。 高周波電力は 100 W~1000 Wの範囲で印加する。 酸化酸 1-4はプラズマ酸化法 ばかりではなく、 N20 ガスをグロー放電分解させる プラズマ CVD 法で増置させて作成してもよい。 酸化酸 1-4形成後、 約500で以下のアニールにより前記酸化原 1-4を緻密化させてもよい。

次に前記録化展1-4をフォトリソグラフィ法によりパターニングし、 彼いて図相成長S1段をエッチングして第1図(d)に示すように島状にする。 成膜後、この工程で初めて基板が大気に取り出される。

次に第1回(e)に示されるように、第2層の 酸化膜1-5を堆積させる。堆積方法としては、 LPCVD法、あるいは光励起CVD法、あるい はプラズマCVD法、ECRブラズマCVD法、 あるいは高真空蒸着法等の方法がある。

続いて第1回(ま)に示されるように、 ゲート 電価1-8を形成する。 鉄ゲート電板材料として

特別平3-289140(4)

は多結品シリコン舞風、あるいはモリブデンシリサイド、あるいはアルミニュウムやクロムなどのような金属機、あるいはITOやSnOzなどのような透明性導電膜などを用いることができる。
成膜方法としては、プラズマCVD法、CVD法、クロ法、クロングの方法がある。プラズマCVD法によりリン、あるいはポロンをドープしたa-Si:日膜を堆積して固相成長させたSi膜をゲート電極として用いるとゲート配線抵抗を低減することが出来る。

続いて第1回(g)に示すように、 的記ゲート 電極1-6をマスクとして不納物をイオン注入し、 自己整合的にソース領域1-7およびドレイン領域1-8を形成する。 前記不純物としては、 Nc hトランジスタを作製する場合はP・あるいはA s・を用い、 Pchトランジスタを作製する場合 は B・毎を用いる。 不純物深加方法としては、 イ オン注入の他に、 レーザードーピング法のい は プラズマドーピング法などの方法がある。 1-9で示される矢印は不純物のイオンピームを表し ている。 前記中品質絶縁基板1-1として石英基板を用いた場合には無拡散法を使うことができる。 不統物演技は、1×10¹⁵から1×10⁸⁶cm⁻²和度とする。

被いて第1図(h)に示されるように、層間絶 録 1-10を複形する。 該層関絶縁膜材料とし ては、 数化製あるいは窒化膜などを用いる。 絶縁 性が良好ならば悪寒はいくらでもよいが、 数千人 から数 4 血程度が普通である。 変化膜の形成方法 としては、 LPCVD法あるいはプラズマCVD 法などが簡単である。 反応には、 アンモニアガス (NHI) とシランガスと窒素ガスとの混合ガス、 あるいはシランガスと窒素ガスとの混合ガスなど を用いる。

ここで、水素ブラズマ法、あるいは水素イオン 往入法、あるいはブラズマ遊化膜からの水素の拡 散法などの方法で水素イオンを導入すると。 ゲー ト酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。 この様な水素化工 程は、層間絶縁膜1-10を積層する前におこな

ってもよい。

次に第1図(1)に示すように、前記舞四色雄 頭及びゲート絶録膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-118よ びドレイン電磁1-12とする。 彼ソース電極及 びドレイン電磁は、アルミニュウムなどの金属材 料で形成する。 この様にして等膜トランジスタが 形成される。

[発明の効果]

さらに 従来の固相成長法を用いた存属トラン

本発明によれば、 a ~ S 1: H膜の成膜と固相 成長さらにゲート酸化膜界面を関ーチェンパー内 で連続して処理することが出来る。 従って a ~ S 1: H膜の固相成長に複する時間が短縮され数時 関のアニールで結晶粒径の大きな優れた結晶性の 固相成長S1膜が得られる。 さらに非常に消浄な が一ト酸化膜界面が形成されるので界面の界面態 位密度が低減し、信頼性の高い素子の実現が可能 となる。

従来ゲート絶縁膜が適していなかったために、

特開平3-289140(5)

図相成長された良好なSi裏を用いてTFTを作製しても充分な絶縁附圧や、良好な特性が得られていなかったが、本発明により、非常に優れた固相成長TFTを実現することが可能となる。

数十~数百℃の基板温度で堆積可能なので、 軟 化温度の低いガラス基板を用いることもできる。

低温で熟験化3102 膜に近い特性を有するゲート 絶縁膜を得ることができるので、SOI技術の発展に大きく寄与するものである。 フォトリソグラフィエ程数はまったく構えない。 600℃以下の低温のプロセスでも作製が可能なので、 価格が安くて耐熱温度が低いガラス基板をもちいることができる。 優れたシリコン溶膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られたゲート結論膜と大粒径 多結晶シリコン薄膜を用いて薄膜トランジスタを 作成すると、優れた特性が得られる。 従来に比べ て、 得膜トランジスタのON電流は潜大しOFF 電波は小さくなる。 またスレッシュホルド電圧も 小さくなりトランジスタ特性が大きく改善される。

ので、 密着堅イメージセンサーチップの長尺化が 可能となり、 一本のチップでA4サイズあるいは A3サイズの様な大型ファクシミリ用の読み取り 装置を実現できる。 従って、 センサーチップの二 本継ぎのような手数がかかり信頼性の悪い技術を 図避することができ、 実装歩留りも向上される。

この他、 高精報液晶テレビあるいは駆動回路を 同一基板上に集積したサーマルヘッドへの広用も 可能となる。

石英基板やガラス基板だけではなく、 サファイア基板(AliOs)あるいはMgO・AliOs, BP, CaFz等の結晶性絶縁基板も用いることができる。

以上実施例では薄膜トランジスタを例として説明したが、 通常のMOSトランジスタやパイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対しても、本発明 応用することができる。 また、 三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

NチャネルとPチャネルとの特性の不釣合いさも 改 される。

非品質絶経基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー 回路を同一基板上に集散したアクティブマトリクス基板に応用した場合にも十分な高速費電流のの上に対して大きな効果がある。 また、600℃以下の低型プロセスによる作品を また、600℃以下のでファクティブロクスは依め低価格 で及び大面積化に対してもその効果は大きい。

本発明を、光電変換案子とその走査回路を何一 チップ内に集積した密着型イメージセンサーに応 用した場合には、飲み取り速度の高速化、高解像 度化、さらに階質をとる場合に非常に大きな効果 をうみだす。高解像度化が達成されるとカラー 反 み取り用密着型イメージセンサーへの応用も容易 となる。もちろん電源電圧の低減、消費電液の低 減、信頼性の向上に対してもその効果は大きい。 また低温プロセスによって作製することができる

なお実施例では、 非晶質半導体等膜の形成方法 としてプラズマ C V D 装置を用いた場合について 説明したが、 E B 悪 着法やスパッタ法や 減圧 C V D 法等他の方法を用いることもできる。 また、 固 相成長やゲート酸化 を同一チェンパー内で行うと して説明したが、 基板を大気に取り出さなければ 別のチェンパーを用いても問題はない。

4. 図面の毎単な説明

第1図(a)から(i)は、本発明の実施例を 示す工程断面図である。

第2回は、 ブラズマCVD装製のチェンバー街 面図である。

第3回(a)と(b)は、 固相成長のアニール 条件示す界温カーブ を示す図である。

1-2; a-Si: 出版

1-3; 固相成長Si膜

ユー4 : 薄いゲート昇面

1-5; 第2層目の酸化膜

特別平3-289140(6)







